AccelChip公司新的AccelCore系列产品为算法开发人员和硬件工程师提供了业界首个独立电阻晶体管逻辑(TRL)内核形式的定点线性代数知识产权(IP)。

　　AccelCore系列最初的产品包括用于波束赋形、软件定义射频、雷达/声纳、Kalma滤波及其它无线领域的矩阵求逆和因式分解内核。这些新的VHDL/Verilog内核提供了可综合的，通过预先验证的DSP函数，并在Xilinx和Altera FPGA上通过了完整的合成和验证。

　　由于算法复杂且对数值问题敏感，硬件中的矩阵因子分解和求逆一直是个难题。因而设计人员只能在DSP或通用处理器上采用C来实现线性代数算法。与原来的方法相比，AccelCore IP内核性能更高，并通过将DSP功能集成到FPGA和ASIC上减小器件的尺寸。

　　AccelCore IP内核可利用三角-正交QR或Cholesky因子分解两种方法来执行矩阵求逆和因子分解操作。QR因子分解是一种通用方法，而Cholesky方法则能为某些特定应用提供更快、更小的内核。

　　AccelChip公司现已开始提供各个AccelCore IP内核的评估版。该公司通过ModelSim来测试和模拟函数、速度和FPGA资源利用率和分配，从而使设计人员能够看到这些内核产品在完整的设计中是如何工作的。

　　用于8×8矩阵的内核产品的售价最低为20,000美元